Revista de Ingeniería Eléctrica y Tecnología Electrónica

Una metodología de modelado alternativa para interconexiones utilizadas en circuitos integrados CMOS de alta velocidad

M�nico Linares-Aranda, Reydezel Torres-Torres y Oscar Gonz�lez-D�az

Una metodología de modelado alternativa para interconexiones utilizadas en circuitos integrados CMOS de alta velocidad

En este artículo se propone una metodología alternativa de modelado para interconexiones en chip utilizadas en sistemas en chip de alta velocidad. La metodología se desarrolla a partir de mediciones de parámetros S de líneas de microbanda en chip, fabricadas sobre un sustrato de silicio utilizando una tecnología de semiconductores de óxido metálico complementario de 0,35 μm, con el fin de determinar modelos de circuitos efectivos y parámetros dependientes de la frecuencia utilizados para representar el retardo y las pérdidas asociadas con las líneas de interconexión. Se deriva una ecuación que permite determinar analíticamente el número óptimo de secciones para un modelo equivalente distribuido RLC para representar con precisión una línea de interconexión dentro de rangos de frecuencia específicos. La metodología de modelado se aplicó a líneas de interconexión de varias longitudes y hasta 35 GHz obteniendo buenas correlaciones de simulación-experimento.