Revista de ciencia de la energía nuclear y tecnología de generación de energía

Implementación de una arquitectura de recursos efectiva y segura para el cifrado de bloques VLSI.

 Yadala Sucharitha, P. Anantha Christu Raj, TS Karthik, Dhiraj Kapila, V.Mathiazhagan y Ranjan Walia

El cifrado portátil desempeña un papel fundamental en el surgimiento de aplicaciones informáticas en entornos controlados por recursos basados ​​en la identificación. En este documento, mostramos configuraciones VLSI más eficientes en cuanto a recursos para algoritmos de criptosistema PRESENT de 80 y 128 bits, denominados PRESET-80 y PRESET-128. Las implementaciones FPGA de estos diseños se llevaron a cabo utilizando un chip FPGA Xilinx XC6VXX70R-1-VF1646 basado en tecnología LUT 6. Estos diseños presentan un retardo de 33 ciclos de reloj, funcionan a 306,84 MHz y ofrecen una frecuencia de reloj máxima de 595,08 Mbps. Los dos diseños diferentes se probaron entre sí. También se ha descubierto que el diseño de PRESENT-80 tiene ajustes de FPGA un 21 % inferiores y un aumento del 26 % en la salida. El diseño PRESET-128 también necesita un 21% menos de división de FPGA, una disminución de latencia del 28% y un aumento de salida total del 70%.